Contenido de la Escuela
Un programa riguroso que cubre el flujo completo de diseño de CI digital — desde la especificación hasta el silicio.
RTL y Diseño Digital
Sintaxis de Verilog, estilos de codificación y buenas prácticas para escribir código de descripción de hardware sintetizable.
Simulación y Verdi
Simulación funcional y depuración avanzada de circuitos digitales con las plataformas Synopsys VCS y Verdi.
Síntesis Lógica
Transformación de RTL a netlist de puertas usando Synopsys Design Compiler con optimización de timing y área.
Diseño Físico y PnR
Floorplanning, placement, CTS y enrutamiento — el flujo de back-end completo hasta el tapeout con ICCII.
Conferencias Técnicas
Sesiones especializadas sobre arquitecturas reconfigurables, automatización del diseño físico y efectos de radiación en CI.
Perspectivas de la Industria
Desarrollo profesional, networking y orientación estratégica de carrera organizado por IEEE Young Professionals Perú.
